// ************************************************************************** //
//                                                                            //
//    eses                   eses                                             //
//   eses                     eses                                            //
//  eses    eseses  esesese    eses   Embedded Systems Group                  //
//  ese    ese  ese ese         ese                                           //
//  ese    eseseses eseseses    ese   Department of Computer Science          //
//  eses   eses          ese   eses                                           //
//   eses   eseses  eseseses  eses    University of Kaiserslautern            //
//    eses                   eses                                             //
//                                                                            //
// ************************************************************************** //

package ComputerArchitecture.AsynchronousCircuits.AsyncArbiter;

// -------------------------------------------------------
// We model the gates with a delay time, thus giving the
// circuit potential states.
// -------------------------------------------------------

module AndGate(bool ?delay,?in1,?in2,!out) {
    out = false;
    loop {
        if(!delay)
            next(out) = in1 & in2;
        pause;
    }
}